News Ticker

[Creative Innovation]특허에 네패스 경쟁력이 있다

 보다 얇고 가벼운 휴대용 전자기기의 인기로 향후 스마트 기기 시장에서의 FOWLP가 이용되는 칩은 점차적으로 많아짐에 따라 패키징 기술력이 더욱 중요해지고 있다. 이에 따라 당사는 패키징 두께는 점점 얇게 구현하여 기존의 패키징 제조 과정에서 발생되는 구조적 문제점을 줄이는 것과 더불어 차폐의 효과 또한 개선하는 방향으로 연구개발을 진행하고 있다. 반도체 패키지의 소형화 트렌드에 맞춰 다양한 방법으로 기존의 기술에 새로운 기술의 융합을 시도하고 있는 전자부품연구소의 특허에 대해 알아보도록 하자.

취재 김지은 과장(kimje@nepes.co.kr)

특허명 절연 프레임을 이용하여 제조된 반도체 패키지 및 이의 제조방법
등록번호(등록일) 10-1870157 (2018.06.18)
발명자 권용태, 이준규, 이재천

특허

 

특허2본 특허에 대해 간단히 소개 부탁 드립니다.
현대의 고집적성을 요구하는 Package의 경우 동일 면적에서 구현되는 기능이 증가하여 다수의 패드들이 단일 Package 내에 요구되고 있습니다. 면적의 한계를 가지고 있는 WLP(Wafer Level Package)와 달리 FO-WLP(Fan-Out Wafer Level Package) type의 패키지는 칩 영역 이외에 외부 연결단자가 배치될 수 있는 장점이 있는 구조의 Package입니다. 반면 이런 장점이 있는 FO-WLP도 봉지재로 사용하는 EMC(Epoxy Molding Compound)를 사용함에 따라 제조 과정에서 Die Drift 및 Panel warpage와 같은 문제가 발생하게 됩니다. 본 발명은 이런 FO-WLP 구조에서 발생되는 문제에 대해 절연 프레임을 이용하여 문제를 개선하고, 외부환경으로부터 반도체 칩을 보호하기 위한 반도체 패키지를 개발하고자 하였습니다.

 

이 특허가 가지고 있는 기술적 의의는 무엇인가요?
기본적으로 단일 프레임이 아닌 “T”형태의 단면구조를 가진 프레임을 제작함으로써 절연프레임 자체의 강도를 강화시켰으며 Final 공정 중 sawing 공정으로 절연프레임을 선택적으로 제거가 가능하게 만들었습니다. 그리고 “T”형 구조를 통해 단일 프레임을 적용했을 때보다 Large Chip 및 Large Package가 가능하게 되었습니다. 또한 구조 특성으로 인해 개별 몰딩이 가능하게 되었고 이는 기존 FOWLP 제조 과정 중에 발생하였던 Die Drift 및 Warpage 값을 줄일 수 있었으며 EMC 사용량을 최소화 할 수 있었습니다.

 

이 특허가 우리 회사에 주는 기여도에 대해 설명 부탁 드립니다.
최근 Package 구조에 대한 신뢰성 문제가 많이 대두되고 있습니다. 또한 전자파 간섭으로 인해 예상치 않은 이상 동작을 방지하기 위해 휴대폰 및 다양한 Application에서 전자파 차폐에 대한 관심이 높아지고 있습니다. 이러한 Package 구조에 대한 신뢰성 향상 및 차폐 구조를 필요로 하는 고객에 대한 솔루션을 제시하여 제품 개발 및 양산을 하여 매출에도 기여를 할 수 있을 것이라고 생각합니다.

 

이 특허와 관련하여 지금 현재 연구 중이거나 향후 출원 예정인 기술이 있다면 말씀해주세요.
종래의 16~20단의 Memory를 적층하여 제조하는 Stack memory PKG에서 발생하는 Yield loss를 줄이기 위해 현재 전자부품연구소에서 새로 검증 중인 Epoxy Thick Film Sheet를 이용하여 신규 기술을 제안하고자 합니다. 해당 기술이 개발되어 적용이 된다면 기존에 문제가 되었던 Yield의 향상이 예상되며 Memory 분야에도 진출할 수 있는 기회가 될 수 있다고 기대하고 있습니다.

 

 

©pngtree.com